什么是 JTAG 仿真器？

更新时间：2024-05-28

浏览次数：708

JTAG仿真器是一种片上仿真器，用于在软件开发过程中调试CPU软件。

与通过用探针替换电路板上的 CPU 来模拟 CPU 操作的在线仿真器 (ICE) 不同，JTAG 仿真器允许在不从电路板上移除 CPU 的情况下进行调试。

因此，可以在与产品板相同的环境下评估电气特性，这具有有助于早期商业化的优点。

JTAG是测试LSI和电路板的行业标准，每个CPU制造商都根据该技术标准设计测试访问端口（TAP）并执行边界扫描测试。

因此，JTAG 仿真器根据 CPU 制造商的不同而具有不同的规格。由于不同制造商具有不同规格的产品不能称为JTAG，因此基于JTAG兼容的规格建立了接口标准，并且基于这些标准创建了JTAG仿真器。

JTAG 标准于 1990 年标准化为 IEEE 1149.1。
其原因是，随着CPU和LSI的性能和功能的提高，引脚之间的间距变得越来越窄，使得通过将测试探针

为了解决这个问题，设计了一种称为边界扫描的方法，通过以依赖的方式连接芯片内部的电路并顺序读出电路的状态来分析内部电路的状态。

这种方法允许您检查内部状态，而无需在每个 CPU 或 LSI 引脚上安装测试探针。

它使用JTAG标准，该标准最初是作为CPU和LSI的测试方法而设计的，后来被用作CPU软件开发中的调试方法。

JTAG有五个信号端子：TCK（时钟）、TDI（数据输入）、TDO（数据输出）、TMS（状态控制）和TRST，但技术标准尚未规定这些信号的电气特性。制造商指单独的规格。

使用这种类型的 JTAG 可以实现的功能包括 CPU 调试、电路板检查、IC 内部电路与主机 PC 之间的通信以及将数据写入FPGA 。

我们将介绍用于检查设计的程序的运行、识别缺陷和提高性能的方法。

单步执行
这是最基本也是常用的调试方法。要执行单步执行，必须停止正在运行的程序一次。停止的方法包括设置称为断点的条件和使用强制中断功能。当程序停止时，您可以在逐行或函数或方法单元执行源代码的同时检查内存、寄存器状态和变量内容。

实时跟踪
发生意外情况时用于调试的方法。即使在设计程序时仔细考虑了分支条件，但在与硬件结合或与其他系统链接时常常会出现意想不到的问题。步骤执行无法分析未知条件引起的缺陷。因此，程序执行历史、数据访问地址和类型（读/写）、中断发生状态等都存储在跟踪存储器中，以分析问题。

时间测量
您可以测量函数的模块执行时间（从开始到结束的两点之间）的最大值、最小值和平均值。还可以衡量被调用函数（子函数）和调用函数（父函数）之间的关系，以及调用的频率。通过改善执行时间的变化并检查函数的结构，您可以提高系统性能。

将数据写入 FPGA 有两种方式：直接写入 FPGA 和通过 FPGA 写入配置存储器。直接写入FPGA时，程序被写入易失性存储器（RAM）中，因此每次电源关闭和打开时都必须写入程序。另一方面，配置存储器是非易失性存储器（ROM），因此一旦写入，程序就永远不会丢失。

选择写入方法以减少连接器数量并适应产品开发阶段（设计、量产）。

返回列表

产品分类

products category